삼성전자, 가속기 위에 HBM을 쌓는 zHBM과 400단 이상 V10 BV-NAND 공개

삼성전자가 AI 가속기와 메모리를 직접 수직 적층하는 zHBM, 엣지 AI용 zNAND-O 콘셉트 모델을 공개했다. 400단 이상 메모리 셀을 웨이퍼 본딩으로 적층한 V10 BV-NAND와 HBM4E·HBM5 로드맵도 함께 제시했다.

상단 이미지: Samsung Semiconductor Global Newsroom 원문 자료

삼성전자는 미국 캘리포니아주 산타클라라에서 열린 FMS 2026에서 AI 메모리 포트폴리오와 기술 로드맵을 공개했다. 기조연설의 중심 주제는 고성능 컴퓨팅과 AI 인프라의 처리 성능·전력 효율을 높이기 위한 차세대 3차원 메모리 구조였으며, 전시 부스에는 메모리와 저장장치 기술 약 30종이 소개됐다.

zHBM은 기존처럼 HBM을 프로세서 옆에 배치하는 대신 AI 가속기 바로 위에 수직으로 쌓는 메모리 구조다. 삼성전자는 메모리와 가속기 사이의 데이터 이동 거리를 줄여 대역폭과 전력 효율을 높이는 설계를 목표로 하며, zHBM을 적용한 차세대 인터페이스 시스템이 HBM5 대비 약 8배의 성능을 낼 수 있다고 설명했다. 또한 차세대 웨이퍼 본딩 기술을 활용하면 HBM5 대비 메모리 밀도는 10배 이상, 에너지 효율은 3배 높이고 열저항은 절반 이하로 낮출 수 있다고 밝혔다.

zHBM은 메모리와 AI 가속기 사이의 인터레이어에 고객 맞춤형 지식재산을 통합하는 설계도 지원한다. 이를 통해 메모리 용량을 늘리거나 가속기 성능을 확장할 수 있으며, 삼성전자는 고객과의 협력을 바탕으로 프로세서와 메모리의 통합 방식을 최적화할 계획이라고 설명했다. 함께 공개한 zNAND-O는 V낸드 기반의 고성능 낸드 기술로, 4단과 8단 버전이 개발 중이며 높은 공간 효율과 입출력 성능, 낮은 지연시간을 바탕으로 실시간 데이터 처리가 필요한 엣지 AI 환경을 겨냥한다.

삼성전자는 새로운 웨이퍼 본딩 기술을 적용한 본딩 V낸드 구조의 V10 BV-NAND도 공개했다. 400단 이상의 메모리 셀을 적층한 이 제품은 이전 세대 V9보다 메모리 밀도를 약 58% 높였으며, 읽기·쓰기·입출력 성능과 전력 효율 개선을 목표로 한다. 삼성전자는 이를 2013년 공개한 V낸드 이후의 차세대 낸드 구조이자 업계 최초의 400단 이상 제품으로 소개했다.

AI 메모리 로드맵에는 HBM4E, HBM5, LPDDR5X-PIM과 기업용 저장장치 PM1763·BM1773이 포함됐다. 삼성전자는 1c D램과 4나노미터 기반 다이를 사용한 HBM4를 2월 양산했고, 5월에는 HBM4E 샘플을 글로벌 고객사에 출하하기 시작했다고 밝혔다. LPDDR5X-PIM은 메모리 내부에서 데이터 처리를 수행해 데이터 이동과 전력 사용의 효율을 높이는 제품이며, 삼성전자는 메모리·파운드리·첨단 패키징을 아우르는 통합 개발·제조 역량으로 AI 반도체의 설계부터 양산까지 지원한다는 전략도 함께 제시했다.

핵심 내용

• zHBM은 AI 가속기 위에 HBM을 수직 적층하는 차세대 메모리 구조다.
• 삼성전자는 zHBM 시스템이 HBM5 대비 약 8배 성능, 10배 이상 메모리 밀도, 3배 에너지 효율을 제공할 수 있다고 제시했다.
• zNAND-O는 4단·8단 버전으로 개발 중인 엣지 AI용 고성능 낸드 기술이다.
• V10 BV-NAND는 400단 이상 구조와 웨이퍼 본딩을 적용하며 V9 대비 메모리 밀도를 약 58% 높였다.
• HBM4E·HBM5·LPDDR5X-PIM과 기업용 저장장치를 포함한 AI 메모리 로드맵도 공개됐다.

확인할 점

• zHBM과 zNAND-O는 콘셉트 모델 또는 개발 중인 기술이며, 성능·밀도·효율 수치는 삼성전자가 제시한 예상치다.
• V10 BV-NAND의 ‘업계 최초’라는 표현은 삼성전자 발표에 따른 설명이다.

확인한 자료

• Samsung Semiconductor Global Newsroom · 제조사 공식 발표 자료 · 원문 보기

이 글은 원문을 그대로 번역한 것이 아니라, 제조사의 공식 발표 자료를 바탕으로 sensta.me 독자를 위해 핵심 내용을 한국어로 요약·편집했습니다.